Das europaweit größte Forschungsprojekt ESiP (Efficient Silicon Multi-Chip System-in-Package Integration) zu Höchstintegration und Miniaturisierung von mikroelektronischen Systemen wurde mit dem ENIAC Innovation Award 2013 ausgezeichnet. Im Mittelpunkt der Untersuchungen standen die Verbesserung der Zuverlässigkeit, Fehleranalyse und Tests von hochintegrierten Mikroelektronikbauteilen. Den über 40 Projektpartnern – Unternehmen der Mikroelektronik und Forschungseinrichtungen – aus neun europäischen Staaten, zu denen auch die InfraTec GmbH zählt, ist es gelungen, System-in-Package- (SiP) Lösungen noch zuverlässiger und testbarer zu machen.
Zunehmende Miniaturisierung und Erhöhung der Funktionsvielfalt ist ein globaler Trend in der Mikroelektronik. Für die Realisierung der dadurch bedingten höheren Systemintegration ist die System-in-Package-Technologie von höchster Bedeutung. SiP bedeutet, dass in einem Chipgehäuse verschiedenartige Chips unterschiedlicher Fertigungstechnologien und Strukturbreiten neben- oder übereinander verbaut sind und reibungslos funktionieren. Der Einsatz von SiP-Komponenten erstreckt sich über verschiedene Anwendungsgebiete, wie beispielsweise Kommunikations- und Rechentechnik, Energieerzeugung und -verteilung, Fahrzeugelektronik, Medizin und LED-Beleuchtung.
Mit ESiP wurden neue Technologien zur Verbindung der Chips in SiP-Gehäusen, zu deren Fertigung, Verfahren für die uverlässigkeitsmessung, Methoden und Geräte für Fehleranalysen sowie Tests entwickelt. Es wurden Basistechnologien erarbeitet, die in einem SiP-Gehäuse die Integration verschiedenster Chips auf kleinstem Raum ermöglichen. Neben den neuen Fertigungsprozessen für SiP-Lösungen mit zwei oder mehr unterschiedlichen Chips im Gehäuse, wurden auch neue Materialien für deren Aufbauten untersucht. Hierfür wurde die Machbarkeit und Zuverlässigkeit mit mehr als 20 Versuchsaufbauten belegt.
Im Rahmen des ESiP-Projektes sollten in einem Teilthema Verfahren und Einrichtungen zur Analyse von SiP-Komponenten mit Wärmeflussthermografie bereitgestellt werden. Hierfür wurden sowohl vorhandene Verfahren und Analyseeinrichtungen von SiP-Komponenten verwendet und angepasst, als auch neue innovative Fehleranalyseverfahren, Einrichtungen sowie Softwaretools entwickelt. Der Schwerpunkt lag auf der zerstörungsfreien Detektion von Fehlern in elektrischen Leitbahnen und der Erkennung von Delaminationen an Bondgrenzflächen.
InfraTec entwickelte hierfür ein neues hochauflösendes Thermografiekameramodul, welches den neuesten Detektor mit der derzeit höchsten geometrischen Auflösung von (1.280 x 1.024) IR-Pixeln sowie der derzeit höchsten thermischen Auflösung von bis zu 0,02 K verwendet. Zusammen mit dem neu entwickelten Mikroskopobjektiv erreicht das System eine geometrische Auflösung von etwa 2 µm. Mit diesen Kernkomponenten wurde ein Lock-In-Thermografiesystem aufgebaut, das verschiedene thermische Anregungsarten unterstützt. Das erstellte Thermografiesystem wurde in Zusammenarbeit mit den Projektpartnern in ausgewählten Testszenarien erfolgreich erprobt.
ENIAC Joint Undertaking (JU) ist eine öffentlich-private Partnerschaft in der Nanoelektronik, welche die ENIAC-Mitgliedsstaaten, die Europäische Union und AENEAS (ein Branchenverband europäischer Forschungs- und Entwicklungsorganisationen) zusammenbringt.
Zunehmende Miniaturisierung und Erhöhung der Funktionsvielfalt ist ein globaler Trend in der Mikroelektronik. Für die Realisierung der dadurch bedingten höheren Systemintegration ist die System-in-Package-Technologie von höchster Bedeutung. SiP bedeutet, dass in einem Chipgehäuse verschiedenartige Chips unterschiedlicher Fertigungstechnologien und Strukturbreiten neben- oder übereinander verbaut sind und reibungslos funktionieren. Der Einsatz von SiP-Komponenten erstreckt sich über verschiedene Anwendungsgebiete, wie beispielsweise Kommunikations- und Rechentechnik, Energieerzeugung und -verteilung, Fahrzeugelektronik, Medizin und LED-Beleuchtung.
Mit ESiP wurden neue Technologien zur Verbindung der Chips in SiP-Gehäusen, zu deren Fertigung, Verfahren für die uverlässigkeitsmessung, Methoden und Geräte für Fehleranalysen sowie Tests entwickelt. Es wurden Basistechnologien erarbeitet, die in einem SiP-Gehäuse die Integration verschiedenster Chips auf kleinstem Raum ermöglichen. Neben den neuen Fertigungsprozessen für SiP-Lösungen mit zwei oder mehr unterschiedlichen Chips im Gehäuse, wurden auch neue Materialien für deren Aufbauten untersucht. Hierfür wurde die Machbarkeit und Zuverlässigkeit mit mehr als 20 Versuchsaufbauten belegt.
Im Rahmen des ESiP-Projektes sollten in einem Teilthema Verfahren und Einrichtungen zur Analyse von SiP-Komponenten mit Wärmeflussthermografie bereitgestellt werden. Hierfür wurden sowohl vorhandene Verfahren und Analyseeinrichtungen von SiP-Komponenten verwendet und angepasst, als auch neue innovative Fehleranalyseverfahren, Einrichtungen sowie Softwaretools entwickelt. Der Schwerpunkt lag auf der zerstörungsfreien Detektion von Fehlern in elektrischen Leitbahnen und der Erkennung von Delaminationen an Bondgrenzflächen.
InfraTec entwickelte hierfür ein neues hochauflösendes Thermografiekameramodul, welches den neuesten Detektor mit der derzeit höchsten geometrischen Auflösung von (1.280 x 1.024) IR-Pixeln sowie der derzeit höchsten thermischen Auflösung von bis zu 0,02 K verwendet. Zusammen mit dem neu entwickelten Mikroskopobjektiv erreicht das System eine geometrische Auflösung von etwa 2 µm. Mit diesen Kernkomponenten wurde ein Lock-In-Thermografiesystem aufgebaut, das verschiedene thermische Anregungsarten unterstützt. Das erstellte Thermografiesystem wurde in Zusammenarbeit mit den Projektpartnern in ausgewählten Testszenarien erfolgreich erprobt.
ENIAC Joint Undertaking (JU) ist eine öffentlich-private Partnerschaft in der Nanoelektronik, welche die ENIAC-Mitgliedsstaaten, die Europäische Union und AENEAS (ein Branchenverband europäischer Forschungs- und Entwicklungsorganisationen) zusammenbringt.
