Stark erweiterte Debug-Möglichkeiten für Multi-Core-Targets, optimierte Visualisierungsmöglichkeiten beim System-Test und die dedizierte Unterstützung einer Vielzahl neuester 32-Bit-Multi-Core SoCs verschiedener Hersteller zeichnen die von PLS Programmierbare Logik & Systeme auf der embedded world 2013 in Halle 4, Stand 4-310 vorgestellte Universal Debug Engine (UDE) 4.0 aus.
Unter anderem können mit Hilfe des für die UDE 4.0 neu entwickelten Target-Managers jetzt gezielt die Cores und Funktionseinheiten bestimmt werden, die durch den Debugger kontrolliert werden sollen. Um auch bei mehreren Cores die Übersicht zu behalten, sind Debugger-Window-Tabs und Toolbars core-spezifisch eingefärbt. Das Konzept wird durch Sichtbarkeitsgruppen für Windows einzelner Cores oder frei nach Nutzerwünschen definierbare Zusammenstellungen von Debugger-Views ergänzt. Darüber hinaus können für die Window-Titel neue Namen (Alias) frei vergeben werden.
Unterschiedliche Compiler-Konzepte für Multi-Core-Targets werden von einem neu implementierten Multi-Core- / Multi-Programm-Loader unterstützt. Unter anderem erlaubt dieser Loader spezifisch für jeden einzelnen Core das getrennte Laden von Speicher-Images und symbolischen Informationen aus den Ausgabedateien der Compiler.
Für die Steuerung eines Multi-Core-Targets lassen sich mit der UDE 4.0 zwei oder mehr Cores zu sogenannten Run-Control-Gruppen zusammenschalten, um gemeinsames Starten und Stoppen bzw. gemeinsame Einzelschritte zu definieren. Die Benutzeroberfläche ist dabei für unterschiedliche On-Chip- Synchronisationsmechanismen gleich. Das verallgemeinerte Konzept garantiert größtmögliche Flexibilität bei der Steuerung eines Multi-Core-Targets, ohne die zugrundeliegende On-Chip-Logik im Detail kennen zu müssen.
Für die einfachere Verarbeitung der großen Datenmengen, die beim Tracen von mehreren Quellen anfallen, ist die UDE 4.0 mit einem neuen Multi-Core-Trace-Framework ausgestattet, das einerseits die klassische Fehlersuche auf der Grundlage der aufgezeichneten Daten gestattet und andererseits verschiedene statistische Auswertungen wie Profiling-Analyse und Code Coverage bietet. Zusammen mit einem neuen Trace-Pod für PLS' Universal Access Device UAD3+ wird serieller High-Speed-Trace auf Basis des AURORA-Protokolls von bis zu vier Lanes mit je 3,125 GBit/s unterstützt. Aktuelle verfügbare Targets hingegen bieten bislang nur eine Lane mit 2,5 GBit/sec (AURIX/Infineon) oder vier Lanes mit 1,25 GBit/sec (Qorivva/Freescale)
Zur effektiveren Nutzung von Tracespeicher und Triggerlogik auf sogenannten Emulation Devices wurden bei der UDE 4.0 zudem der bewährte Universal Emulation Configurator (UEC) für Multi-Core-Architekturen und die Unterstützung der Signal Processing Unit (SPU) von Freescale erweitert. Die Programmierung der zusätzlichen Triggerlogik erfolgt durch eine grafische Konfiguration von Traceaufgaben, bei der Signale und Aktionen über eine State-Machine verknüpft werden.
Zu den von der UDE 4.0 neu unterstützten Mikrocontrollern zählt die AURIX-Familie von Infineon, die Qorivva-Bausteine MPC57xx von Freescale, die SPC57x-Familie von STM - bei diesen drei Modellreihen können auch die Programme für die integrierten Generic Timer Module (GTM) und Hardware Security Module (HSM) debuggt werden - die Cortex-M4-Familien XMC4400 und XMC4200 von Infineon sowie die Kommunikationsprozessoren netX51 und netX52 von Hilscher.
Die UDE 4.0. bietet Kernel-Awareness für RTX von Keil/ARM nun auf Basis des CMSIS-Standard, außerdem unterstützt die neueste Version von PLS' Universal Debug Engine die aktuellen Embedded Linux-Versionen 3.x mit Kernel- und Applikationsdebugging.
Unter anderem können mit Hilfe des für die UDE 4.0 neu entwickelten Target-Managers jetzt gezielt die Cores und Funktionseinheiten bestimmt werden, die durch den Debugger kontrolliert werden sollen. Um auch bei mehreren Cores die Übersicht zu behalten, sind Debugger-Window-Tabs und Toolbars core-spezifisch eingefärbt. Das Konzept wird durch Sichtbarkeitsgruppen für Windows einzelner Cores oder frei nach Nutzerwünschen definierbare Zusammenstellungen von Debugger-Views ergänzt. Darüber hinaus können für die Window-Titel neue Namen (Alias) frei vergeben werden.
Unterschiedliche Compiler-Konzepte für Multi-Core-Targets werden von einem neu implementierten Multi-Core- / Multi-Programm-Loader unterstützt. Unter anderem erlaubt dieser Loader spezifisch für jeden einzelnen Core das getrennte Laden von Speicher-Images und symbolischen Informationen aus den Ausgabedateien der Compiler.
Für die Steuerung eines Multi-Core-Targets lassen sich mit der UDE 4.0 zwei oder mehr Cores zu sogenannten Run-Control-Gruppen zusammenschalten, um gemeinsames Starten und Stoppen bzw. gemeinsame Einzelschritte zu definieren. Die Benutzeroberfläche ist dabei für unterschiedliche On-Chip- Synchronisationsmechanismen gleich. Das verallgemeinerte Konzept garantiert größtmögliche Flexibilität bei der Steuerung eines Multi-Core-Targets, ohne die zugrundeliegende On-Chip-Logik im Detail kennen zu müssen.
Für die einfachere Verarbeitung der großen Datenmengen, die beim Tracen von mehreren Quellen anfallen, ist die UDE 4.0 mit einem neuen Multi-Core-Trace-Framework ausgestattet, das einerseits die klassische Fehlersuche auf der Grundlage der aufgezeichneten Daten gestattet und andererseits verschiedene statistische Auswertungen wie Profiling-Analyse und Code Coverage bietet. Zusammen mit einem neuen Trace-Pod für PLS' Universal Access Device UAD3+ wird serieller High-Speed-Trace auf Basis des AURORA-Protokolls von bis zu vier Lanes mit je 3,125 GBit/s unterstützt. Aktuelle verfügbare Targets hingegen bieten bislang nur eine Lane mit 2,5 GBit/sec (AURIX/Infineon) oder vier Lanes mit 1,25 GBit/sec (Qorivva/Freescale)
Zur effektiveren Nutzung von Tracespeicher und Triggerlogik auf sogenannten Emulation Devices wurden bei der UDE 4.0 zudem der bewährte Universal Emulation Configurator (UEC) für Multi-Core-Architekturen und die Unterstützung der Signal Processing Unit (SPU) von Freescale erweitert. Die Programmierung der zusätzlichen Triggerlogik erfolgt durch eine grafische Konfiguration von Traceaufgaben, bei der Signale und Aktionen über eine State-Machine verknüpft werden.
Zu den von der UDE 4.0 neu unterstützten Mikrocontrollern zählt die AURIX-Familie von Infineon, die Qorivva-Bausteine MPC57xx von Freescale, die SPC57x-Familie von STM - bei diesen drei Modellreihen können auch die Programme für die integrierten Generic Timer Module (GTM) und Hardware Security Module (HSM) debuggt werden - die Cortex-M4-Familien XMC4400 und XMC4200 von Infineon sowie die Kommunikationsprozessoren netX51 und netX52 von Hilscher.
Die UDE 4.0. bietet Kernel-Awareness für RTX von Keil/ARM nun auf Basis des CMSIS-Standard, außerdem unterstützt die neueste Version von PLS' Universal Debug Engine die aktuellen Embedded Linux-Versionen 3.x mit Kernel- und Applikationsdebugging.
