Synopsys, Inc. (NASDAQ: SNPS), führender Anbieter von Software und IP zum Entwurf und zur Fertigung integrierter Schaltungen, gibt heute die Stiftung seiner gesamten Implementierung der bewährten VMM-Verification-Methodology für SystemVerilog, einschließlich der VMM-Standard-Library und VMM-Anwendungen, für Accellera bekannt, um durch diesen Beitrag die Standardisierung und Verifikationskompatibilität zu ermöglichen. Accellera hat die Stiftung akzeptiert; das kürzlich gegründete Technische Subkommittee Accellera-Verification-IP (VIP) wird die Stiftung als Ausgangspunkt für seine Standardisierungsaktivitäten nutzen.
Die VMM-Methodik, ursprünglich definiert im Verification-Methodology-Manual-for-SystemVerilog, wurde seit ihrer Einführung im Jahr 2005 von Hunderten von Designteams erfolgreich eingesetzt. Synopsys' Spende an Accellera adressiert die Nachfrage von Kunden nach einem modularen, skalierbaren und wiederverwendbaren Entwurfsmethodik-Standard und ermöglicht ihnen eine einfachere Entwicklung und den Austausch komplexer Verifikationsumgebungen.
"Accelleras jüngste Standardisierungsaktivität wird die Kompatibilität zwischen den Verifikationsmethodiken von Tool-Anbietern und Anwendern fördern," zeigt sich Shrenik Mehta, Accellera-Chair, erfreut. "Die gestiftete Synopsys' VMM-Implementierung versorgt das Technische Subkommittee mit bewährter Technologie, sodass es seine Ziele erreichen kann."
"Das enorme Investment in die VMM-Methodik durch Synopsys, seine Partner und Kunden während der vergangenen vier Jahre half Designteams in aller Welt, von SystemVerilog zu profitieren," erläutert Manoj Gandhi, Senior Vice President und Geschäftsführer der Verification-Group bei Synopsys. " Accellera kann das Synopsys-Investment in VMM-Methodik nutzen, um einen einheitlichen Standard zu schaffen und damit die Innovationsgeschwindigkeit deutlich erhöhen."
Vollständige VMM-Methodik
Eine vollständige Methodik erfordert mehr als nur eine Standard-Basisklassen-Bibliothek. Sie benötigt Anwendungen mit komplexen, abstrakten Funktionen zur weiteren Erhöhung der Produktivität, Makros und Utilities zur Verringerung des Zeitaufwands zur Testbench-Erstellung, sowie eine klare Dokumentation und Beispiele zur Verkürzung der Lernkurve. Synopsys hat seine komplette Implementierung der VMM-Methodik gestiftet, welche die folgenden Komponenten beinhaltet:
- VMM Standard Library
- VMM-Register-Abstraction-Layer-Anwendung
- VMM-Reusable-Environment-Composition-Anwendung
- VMM-Memory-Allocation-Manager-Anwendung
- VMM-Hardware-Abstraction-Layer-Anwendung
- VMM-Data-Stream-Scoreboard-Anwendung
- VMM Macro Library
Zuverlässig und weit verbreitet
Chip-Entwicklungsteams müssen das Vertrauen haben, dass ihre Verifikationsmethodik ausgereift, vollständig ausgestattet und skalierbar ist. Einer der besten Wege, dieses Vertrauen zu gewinnen, besteht darin, sich nach anderen Teams umzusehen, die eine bestimmte Methodik bereits bei einer Reihe von Projekten erfolgreich eingesetzt haben. Die VMM-Methodik wurde seit 2005 von Hunderten von Projektteams weltweit angewandt, und im Rahmen von Synopsys-Users-Group-(SNUG)-Meetings sowie anderen Veranstaltungen wurden mehr als 50 technische Veröffentlichungen und Tutorials basierend auf der VMM-Methodik präsentiert.
Breite Unterstützung durch EDA-Firmen
Durch das VMM-Catalyst-Programm können EDA-Firmen quer durch die Branche die VMM-Technologie und -Expertise nutzen, um Tools, Verification-IP (VIP), Training und andere Dienstleistungen für Chip-Entwicklungsteams zu erstellen. Mehr als 30 Firmen sind derzeit Mitglieder des VMM-Catalyst-Programms.
VMM-User-Forum
Synopsys sponsort einen VMM-Lunch während der Design Automation Conference (DAC) in Anaheim, Kalif., am 10. Juni 2008. Beteiligen Sie sich zusammen mit Synopsys und VMM-Anwendern, um zu erfahren, wie VMM die Methodik über die Basisklassen hinaus erweitert hat. Weitere Informationen sowie die Möglichkeit, sich zu registrieren, finden Sie auf der Webseite http://www.synopsys.com/.... VMM wird bei der DAC außerdem an Synopsys' Hauptstand (Nr. 1349) sowie am Synopsys-Standards-Stand (Nr. 1541) vorgestellt.
Die VMM-Methodik, ursprünglich definiert im Verification-Methodology-Manual-for-SystemVerilog, wurde seit ihrer Einführung im Jahr 2005 von Hunderten von Designteams erfolgreich eingesetzt. Synopsys' Spende an Accellera adressiert die Nachfrage von Kunden nach einem modularen, skalierbaren und wiederverwendbaren Entwurfsmethodik-Standard und ermöglicht ihnen eine einfachere Entwicklung und den Austausch komplexer Verifikationsumgebungen.
"Accelleras jüngste Standardisierungsaktivität wird die Kompatibilität zwischen den Verifikationsmethodiken von Tool-Anbietern und Anwendern fördern," zeigt sich Shrenik Mehta, Accellera-Chair, erfreut. "Die gestiftete Synopsys' VMM-Implementierung versorgt das Technische Subkommittee mit bewährter Technologie, sodass es seine Ziele erreichen kann."
"Das enorme Investment in die VMM-Methodik durch Synopsys, seine Partner und Kunden während der vergangenen vier Jahre half Designteams in aller Welt, von SystemVerilog zu profitieren," erläutert Manoj Gandhi, Senior Vice President und Geschäftsführer der Verification-Group bei Synopsys. " Accellera kann das Synopsys-Investment in VMM-Methodik nutzen, um einen einheitlichen Standard zu schaffen und damit die Innovationsgeschwindigkeit deutlich erhöhen."
Vollständige VMM-Methodik
Eine vollständige Methodik erfordert mehr als nur eine Standard-Basisklassen-Bibliothek. Sie benötigt Anwendungen mit komplexen, abstrakten Funktionen zur weiteren Erhöhung der Produktivität, Makros und Utilities zur Verringerung des Zeitaufwands zur Testbench-Erstellung, sowie eine klare Dokumentation und Beispiele zur Verkürzung der Lernkurve. Synopsys hat seine komplette Implementierung der VMM-Methodik gestiftet, welche die folgenden Komponenten beinhaltet:
- VMM Standard Library
- VMM-Register-Abstraction-Layer-Anwendung
- VMM-Reusable-Environment-Composition-Anwendung
- VMM-Memory-Allocation-Manager-Anwendung
- VMM-Hardware-Abstraction-Layer-Anwendung
- VMM-Data-Stream-Scoreboard-Anwendung
- VMM Macro Library
Zuverlässig und weit verbreitet
Chip-Entwicklungsteams müssen das Vertrauen haben, dass ihre Verifikationsmethodik ausgereift, vollständig ausgestattet und skalierbar ist. Einer der besten Wege, dieses Vertrauen zu gewinnen, besteht darin, sich nach anderen Teams umzusehen, die eine bestimmte Methodik bereits bei einer Reihe von Projekten erfolgreich eingesetzt haben. Die VMM-Methodik wurde seit 2005 von Hunderten von Projektteams weltweit angewandt, und im Rahmen von Synopsys-Users-Group-(SNUG)-Meetings sowie anderen Veranstaltungen wurden mehr als 50 technische Veröffentlichungen und Tutorials basierend auf der VMM-Methodik präsentiert.
Breite Unterstützung durch EDA-Firmen
Durch das VMM-Catalyst-Programm können EDA-Firmen quer durch die Branche die VMM-Technologie und -Expertise nutzen, um Tools, Verification-IP (VIP), Training und andere Dienstleistungen für Chip-Entwicklungsteams zu erstellen. Mehr als 30 Firmen sind derzeit Mitglieder des VMM-Catalyst-Programms.
VMM-User-Forum
Synopsys sponsort einen VMM-Lunch während der Design Automation Conference (DAC) in Anaheim, Kalif., am 10. Juni 2008. Beteiligen Sie sich zusammen mit Synopsys und VMM-Anwendern, um zu erfahren, wie VMM die Methodik über die Basisklassen hinaus erweitert hat. Weitere Informationen sowie die Möglichkeit, sich zu registrieren, finden Sie auf der Webseite http://www.synopsys.com/.... VMM wird bei der DAC außerdem an Synopsys' Hauptstand (Nr. 1349) sowie am Synopsys-Standards-Stand (Nr. 1541) vorgestellt.
