Application- und Design-Parallelisierung
Die SystemVerilog-Verbreitung förderte den Einsatz fortschrittlicher Technologien wie Constrained-Random-Testbenches, Assertions und Coverage. Synopsys war Vorreiter in Sachen NTB-Optimierung und erzielte eine fünffache Performancesteigerung auf Single-Core-CPUs durch Native-Compiling dieser Technologien. Mit der neuen Multicore-Technologie erweitert die VCS-Lösung die NTB-Optimierung um die Ausführung auf Multicore-CPUs und parallelisiert die gesamte Verifikationsumgebung, um die Performance zu maximieren. Dies umfasst sowohl das Design Under Test als auch Verifikationsapplikationen wie Testbenches, Assertions, Coverage und Debugging. Design-Level-Parallelisierung (DLP) erlaubt einem Anwender, gleichzeitig mehrere Instanzen eines Cores, mehrere Partitionen eines großen Designs zu simulieren, beiden Möglichkeiten zu kombinieren. Application-Level- Parallelisierung (ALP) ermöglicht Anwendern die simultane Ausführung von Testbenches, Assertions, Coverage und Debugging auf mehreren Cores. Die Kombination von DLP und ALP optimiert die VCS-Performance auf Multicore-CPUs.
"Synopsys entwickelt und liefert auch weiterhin innovative Optimierungen, um die Performance weiter voran zu bringen," sagte Manoj Gandhi, Senior Vice President und Geschäftsführer der Verification Group bei Synopsys. "Die VCS-Multicore-Technologie baut auf der bereits erfolgreichen Roadrunner-, Radiant- und Native-Testbench-Optimierung auf und adressiert den rasch wachsenden Bedarf an moderner Verifikationstechnik. Die neue Technologie schafft eine Grundlage, auf der Synopsys noch weitere Innovationen für Multicore-Computing-Plattformen einführen wird."
Verfügbarkeit
Die Multicore-Technologie als Teil der VCS-Lösung zur funktionalen Verifikation ist aktuell mit Beta-Status verfügbar. Die Produktionsreife wird im dritten Quartal des Kalenderjahres 2009 erwartet.